EP4CE30 VER2.0 Cyclone IV FPGA 核心板 | 157 路 IO · 三组存储器独立总线

点击放大

典型用途 NIOS II 软核 uClinux 图像采集网络通信教学实验

核心板 · VER 2.0

EP4CE30 VER2.0 FPGA 核心板EP4CE30F23

Cyclone IV，FBGA484 封装，28848 个逻辑单元。板载 16M×16 SDRAM、256K×16 独立总线 SRAM、16MB 并行 FLASH 与 EPCS64 配置芯片，配套原理图、例程和 NIOS II 工程。

标准配置EP4CE30F23 + EPCS64 + 256K×16 SRAM

配置 FLASH 可升 EPCS128，SRAM 可升 512K×16，SDRAM 可扩到 32M×16；底板标配 EDA6.1，也可换 EDA4.1 / 5.1 / 7.0。价格随配置变化，下单前请确认型号。

逻辑单元28,848 LE

SDRAM 容量32 MB

SRAM 容量4 Mbit

独立 IO157 路

淘宝下单资料下载

咨询配置与价格 027-84531107 全部资料链接

原理图 + 例程源码

可开票、支持批量

Quartus 11.0sp1 工程

技术问题工程师跟进

01 为什么选这块核心板

这块板的重点是存储器不挤在一条总线上：SDRAM 走一组、SRAM 走一组、并行 FLASH 再走一组。跑 NIOS II 做图像或网络时，取指、缓存、存储互不打架。

28848 LE，放得下软核EP4CE30F23C8N：28848 逻辑单元、608256 bit RAM、132 个 9×9 乘法器、4 个 PLL、20 路全局时钟，最多 533 个用户 IO。NIOS II 核 + SDRAM 控制器 + 外设驱动一起放，余量还够。
三组存储器，各走一条总线SDRAM（MT48LC16M16，16M×16）、SRAM（IS61LV25616，10ns）、并行 FLASH（AM29LV128，16MB）都带独立地址数据总线，不用共享总线分时切换。
6 层板，存储器贴着 FPGA高速 6 层布线，手工布板并做 EMC 仿真，SDRAM / SRAM / FLASH 都就近布局、走线短 —— NIOS II 系统能稳定跑在 100MHz 以上。
157 路独立 IO，五个扩展口J6 38 + J7 38 + J10 26 + J3 44 + J4 11 = 157 路。2.54mm 与 2.0mm 两种间距都有，接自家底板、杜邦线外扩或自家板，按手头的座子挑一个。
直插 EDA 底板J6 对底板 J6、J7 对 J7，插上 EDA6.1（标配）/ 4.1 / 5.1 / 7.0 或实验箱，数码管、12864、VGA、矩阵键盘、继电器、以太网一次配齐。
资料和例程是整套的两张 DVD：原理图、Quartus 11.0sp1 工程、31 个 EDA 例程 + 26 个 NIOS II 例程，还有 uClinux、TCP/IP、SignalTap II 的教程，拿到就能照着重跑一遍。

02 板载资源一览

整板 17 项外设，参数取自《EP4CE30 VER2.0 实验指导和使用说明》。

#	外设	数量	型号 / 说明
01	FPGA	1	EP4CE30F23C8N（FBGA484，Speed Grade 8）：28848 LE、608256 bit RAM、132 个 9×9 乘法器、20 路全局时钟、最多 533 用户 IO、4 个 PLL。
02	PCB	—	6 层高速布线，手工布板并做 EMC 仿真，存储器靠近 FPGA 布局。
03	配置 FLASH	1	标配 EPCS64（64Mbit），可选 EPCS128（128Mbit）；支持多配置文件，也可存 NIOS 程序与用户数据。
04	SDRAM	1	MT48LC16M16，16M×16（256Mbit / 32MB），最高 133MHz；预留扩展 IO，可换 32M×16（64MB）。独立地址数据总线。
05	SRAM	1	IS61LV25616，256K×16（4Mbit），10ns；可选 IS61LV51216（512K×16，8Mbit）。独立地址数据总线 + 独立字节使能。
06	并行 FLASH	1	AM29LV128，16M×8（128Mbit / 16MB），90ns；独立地址数据总线，可存 NIOS 程序或用户数据，也可做文件系统。
07	时钟	2	40MHz（Y1）+ 50MHz（Y2）有源晶振，接全局时钟引脚；另引出 4 路外部时钟输入，可自行更换频率。
08	LCD1602 接口	1	J4，标准 1602 字符屏接口，带背光，NIOS IP 核直接驱动；不接屏时作 11 路独立 IO。
09	数码管	2	2 位 7 段 LED 数码显示，独立 IO 控制，可直接做计数、时钟显示实验。
10	LED	4	4 个独立 LED（LED1 ~ LED4），各占一路独立 IO。
11	琴键开关	4	S1 ~ S4，带上拉，可作按键输入；与底板的 8 个按键一起可组 12 路键盘。
12	系统复位	1	S5，带上拉的复位按键，也可作为用户按键使用。
13	RS232	1	标准 RS232 接口，MAX232 电平转换，与底板串口独立，可同时使用。
14	电源	3	5V 输入；板载 LDO 产生 3.3V/3A、2.5V/800mA、1.2V/800mA，全部引出可测。
15	JTAG	1	在线调试 FPGA、读写 FLASH、固化程序，支持 SignalTap II。
16	AS 端口	1	EPCS 串行 FLASH 编程口，调试完成后用它把程序固化到配置芯片。
17	扩展 IO	5	J6 38 + J7 38 + J10 26 + J3 44 + J4 11 = 157 路独立 IO，2.54mm 与 2.0mm 两种间距。

并行 FLASH 在资源表里写作 AM29LV128（16M byte），手册电路分析章写作 AM29LV128 / 16M×8；两种写法指同一颗芯片。

03 布局与标注

标注用的是原理图里的网络名，和光盘里的原理图、引脚映射表一一对应，查信号不用再猜。

顶层布局　EP4CE30F23C8N 居中，左侧 5V 输入与电源开关，右侧 EDA 底板对接的 J7，上下分别是 J11 / J3 与 J6 / J10。

背面布局　配置芯片、供电芯片与两路有源晶振都放在背面，正面留给 FPGA 和存储器，插底板时不打架。

EDA6.1 底板　标准配置里的那块底板：12864 液晶、8 位数码管、矩阵键盘、VGA、以太网、USB、继电器一次配齐。

04 接口规格与引脚速查

五个扩展口合计 157 路独立 IO。接自家设备前先看间距：J6 / J7 / J4 是 2.54mm，J10 与 J3 是 2.0mm。

扩展口规格

接口	间距	独立 IO	说明
J6	2.54mm	38	主扩展口，接 EDA 底板 J6；含 CLK1~CLK3、VGA、PS/2、SD 卡等网络
J7	2.54mm	38	主扩展口，接 EDA 底板 J7；含 LCD、USB、以太网、SD 数据线
J10	2.00mm	26	高密度扩展口，PIN27 / 28 可选 3.3V 或 5V 供电，默认 3.3V
J3	2.00mm	44	高密度扩展口，接 2.0mm 排线的自制底板
J4	2.54mm	11	LCD1602 接口，兼作 11 路扩展 IO
合计	—	157	38 + 38 + 26 + 44 + 11

常用引脚速查

功能	网络名	FPGA 引脚
LED1 ~ LED4	LED0 / LED1 / LED2 / LED3	AB14 / AA14 / W14 / V14
按键 S1 ~ S4	S1 / S2 / S3 / S4	T1 / T2 / AA3 / Y3
系统复位 S5	SYSRESET	E4
40MHz 时钟	CLKY1	G22
50MHz 时钟	CLKY2	G1
串口 RXD / TXD	RXD / TXD	B16 / A16
LCD1602 数据	LCD_D0 ~ LCD_D7	AB13 / AA13 / Y13 / W13 / V13 / V15 / V16 / U16
LCD1602 控制	LCD_E / LCD_RW / LCD_RS	U13 / T12 / V12
EPCS 配置	DATA0 / DCLK / NCS / ASDI	K1 / K2 / E2 / D1
SDRAM 时钟 / 控制	SDRAM_CLK / WE / CAS / RAS / CS / CKE	U1 / N5 / P7 / P6 / P5 / V2
SRAM 控制	SRAM_CE / WE / OE / UB / LB	Y21 / AA17 / R22 / U21 / P17
并行 FLASH 控制	FLASH_CE / WE / OE	F9 / D6 / E9

完整逐针对照（J6 / J7 / J3 / J10 全部引脚、SDRAM 地址数据线、SRAM 18 位地址与 16 位数据）见配套光盘内的原理图与《引脚映射表.xls》。

两种供电方式

单独用核心板：插标配 5V/1A 直流开关电源，走板上 DC 座。
插在 EDA 底板上：由底板供电，核心板不要再单独接电源。
3.3V / 2.5V / 1.2V 三路电源都引出了测试点，方便用表量。

接底板注意方向

核心板 J6 对底板 J6、J7 对底板 J7，不要插错位置或插反方向。
插到底板后系统变大，容易出现外设冲突，不用的外设要屏蔽。
先对照手册和底板原理图确认，再上电调试。

J10 的 PIN27 / 28 可选接 3.3V 或 5V，出厂默认 3.3V，需要 5V 时改电阻配置。

05 插上模块，能长成什么系统

下面都是实拍：一块核心板加上现成的底板与模块，拼起来就是一台完整设备，不用另做转接板。

1核心板 + EDA6.1 底板

标准配置就是这个组合：12864 液晶、8 位数码管、矩阵键盘、VGA、以太网、USB、继电器全部可用，一套 EDA + SOPC 综合实验系统。

2TFT2.8 触摸屏 + 摄像头

40PIN 接口直插 TFT2.8 触摸屏，扩展口挂 30W 像素摄像头，从采集到显示一条链路跑通，做实时回放和图像处理最直观。

3摄像头 + 屏，换角度再看

同一套组合的另一侧：核心板竖插、屏与摄像头分列两侧。JTAG、AS、串口、电源都还露在外面，调试不用拆线。

412864 点阵屏中文菜单

底板的 128×64 图形点阵液晶跑中文菜单，按键盘实时响应 —— 例程光盘里对应「LCD12864 汉字中文显示实验」（VERILOG / VHDL 两版都有）。

06 标配的 EDA6.1 底板有什么

核心板只引出 IO，真正做实验靠底板。标准配置就带这块板，20 项外设覆盖数字逻辑、接口、控制、网络四类实验。

#	外设	数量	型号 / 说明
01	图形点阵液晶	1	板载 128×64 图形点阵液晶，另留一个 12864 接口，可选串行或并行方式驱动。
02	字符液晶	3	板载一个 16×2 字符液晶接口；加上核心板的 LCD1602 与 TFT 插座，三块屏都是独立 IO，可同时驱动。
03	数码管	8	8 位七段高亮度数码管，独立 IO 控制。
04	键盘与开关	8+8	8 个拨码开关（平时拉高）+ 8 个琴键按键 + 1 个 4×4 矩阵键盘接口；连同核心板 4 个按键，琴键按键共 12 路。
05	EEPROM	1	24LC04，512×8bit，IIC 接口。
06	实时时钟	1	DS1302，年/月/日/周/时/分/秒计时，带闰年补偿与后备电池充电。
07	SD 卡座	1	支持 SPI 与 SD 1-bit 两种读取模式。
08	USB 主从	1	CH376，支持 USB 2.0 主机 / 设备方式，内置 Mass-Storage 固件，可直接读写 U 盘与 SD 卡。
09	VGA 输出	1	8 色输出，R/G/B 三色各 3 位信号组合，可做字符与图像显示实验。
10	PS/2 接口	1	接 PS/2 鼠标与键盘。
11	红外	1	标准红外接收模块，随箱配一个红外遥控器和对应例程。
12	RS232	2	两路 MAX232 转换，与核心板串口独立，可同时使用。
13	以太网	1	ENC28J60 十兆独立以太网控制器，符合 IEEE 802.3，提供网页服务器与 IP 核例程。
14	电机与继电器	3	步进电机 + 驱动接口、PWM 直流电机接口、250V/3A 继电器（常开常闭已引出）。
15	蜂鸣器	1	5V 长声，带驱动电路与跳线，可断开。
16	晶振插座	1	5×5mm 标准插座，可插不同频率晶振；连同核心板两路有源时钟最多三路时钟源。
17	扩展 IO	4	J6 / J7 / J6A / J7A 四个 40PIN 口，前两个与核心板对接，后两个给用户外扩。
18	LED	14	10 个红色高亮度 LED（SD7~SD0、TXD、RXD），连同核心板 4 个共 14 个。

底板采用 2 层板手工布线，自动回流焊生产；板上四路电源（5V / 3.3V / 2.5V / 1.2V）独立引出。

07 配套资料与例程

两张 DVD，原理图、源码、教程、视频都在里面；软件用 Quartus II 11.0sp1，工程打开就能编译下载。

原理图与引脚表核心板与 EDA6.1 底板完整原理图、PCB 布局图、引脚映射表.xls，逐针对照 FPGA 管脚。
Quartus 工程31 个 EDA 例程 + 26 个 NIOS II 例程全部带工程文件，Quartus 11.0sp1 / NIOS II IDE 11.0sp1 直接编译。
教程、驱动与工具NIOS 那些事儿（Cyclone IV 补充）、Verilog HDL 扫盲、uClinux 移植、SignalTap II 抓波形都有文档与视频；USB Blaster / USBCAMER 驱动、ModelSim 10.0c SE 一并附上。

EDA 实验 31 个

3/8 译码器
分频器（VERILOG）
BCD 七段显示译码器
4×4 矩阵键盘
6 分配器（VHDL）
四位加法器
多路选择器
十六进制 BCD 译码器
简易频率计
比较器
并口转串口控制器
异步清零加法计数器
移位运算器
LPM_ROM
LPM_RAM
数字时钟
流水灯
RS-232 串口控制器
LCD1602 液晶驱动
VGA 控制输出
VGA 显示字母与图像
PS/2 键盘控制器
接口互连
音乐演奏
红外遥控
步进电机控制
直流电机调速与闭环测速
LCD12864 动画显示
DS1302 时钟
12864 汉字显示（VERILOG）
12864 汉字显示（VHDL）

SOPC（NIOS II）实验 26 个

hello 实验
LED 流水灯
中断实验
串口通信
RTC 控制
IIC EEPROM 读写
SPI 实验
网络通信
系统时钟
定时器
PS2 键盘
DMA
SDRAM 读写
串行 FLASH 读写
12864（ST7565）显示
PWM
LCD1602 显示
USB 通信
U 盘读写
SD 卡读写
AVALON IP 核
数码管显示
LCD2864（ST7920）显示
NIOS 固化到 EPCS
NIOS 固化到并行 FLASH
系统全检

08 配置与选型

核心板有三处可以按需换料，底板可以换型号，扩展模块按项目挑。下单时说明，PCB 不用改。

配置 FLASH：EPCS64 → EPCS128

标配 EPCS64（64Mbit），够放一份 FPGA 配置加一份 NIOS 程序。
选 EPCS128（128Mbit），多配置文件、大固件更宽裕。
调试用 JTAG，定型后用 AS 口把 .JIC 固化，脱机即可运行。

SRAM：256K×16 → 512K×16

标配 IS61LV25616，256K×16（4Mbit），10ns。
可选 IS61LV51216，512K×16（8Mbit），同样 10ns、16bit 位宽。
真 SRAM 不用刷新、时序简单，适合做帧缓存或高速数据缓冲。

SDRAM：16M×16 → 32M×16

标配 MT48LC16M16，16M×16（32MB），最高 133MHz。
预留了扩展 IO，可换 32M×16（64MB），如 MT48LC32M16。
跑 uClinux 或较大图像缓存时，容量翻倍更从容。

底板与速度等级

标配 EDA6.1；也可换 EDA4.1 / EDA5.1 / EDA7.0，接口线序一致。
器件按 C8 供货，需要更紧时序可单独确认其它等级。
不插底板单买核心板也能用，串口、1602、数码管、SDRAM 实验都能跑。

不同底板、不同存储配置价格不一样，下单前请和工程师确认型号与交期。

可选配件与扩展板

类别	型号 / 名称	典型用途
显示	TFT2.8 触摸屏（A 型 / B 型接口）、7 寸 TFT LCD、LCD12864（带中文字库）	图像显示、触摸交互、中文菜单
采集	30W 像素摄像头、OV7670 模块、VIDEO3.1 音视频采集板	实时采集、回放、图像算法验证
模拟	AD/DA 模块 VER1.0 / VER2.0、24bit AD + 高速 DA 模块	信号发生、采集、示波器类实验
存储与接口	USB2.0 VGA/SD 扩展板、音频采集 SD/CF 扩展板	VGA 输出、SD/CF 存储、音频采集
底板	EDA4.1、EDA5.1、EDA7.0	换底板做不同外设组合
工具	USB Blaster 下载线（ALTERA 原厂方案）、USB 转串口线	下载调试、串口通信

扩展板持续增加，具体型号、价格与库存请咨询工程师；以上配件均为选配，不含在标准配置内。

09 发货清单与下单说明

标准清单（整套）

EP4CE30 VER2.0 核心板 ×1
EDA6.1 底板 ×1
5V/1A 直流开关电源 ×1
RS232 通讯线 ×1、USB2.0 线 ×1
USB Blaster 下载线（VER.C）×1
LCD1602 字符液晶 ×1
4×4 矩阵键盘 ×1、红外遥控器 ×1、步进电机 ×1
资料光盘 DVD ×2

只买核心板时不含底板与上述配件；TFT 屏、摄像头、AD/DA、EDA 底板、下载器均可单配。

下单前请确认

要整套（含 EDA6.1）还是只买核心板。
配置 FLASH：EPCS64 还是 EPCS128。
SRAM：256K×16 还是 512K×16。
SDRAM 是否要扩到 32M×16，是否需要配下载器与摄像头。

选型拿不准？把项目需求发给我们

告诉我们要跑什么（NIOS II / uClinux / 图像采集 / 教学实验）和需要的接口，工程师帮你配核心板、底板和扩展模块。

淘宝下单联系工程师