点击放大
01 一条完整的视频通路
摄像头进来、显示器出去，中间没有电脑。做课程设计或方案验证时，这条链路最直观。
HDMI 直出
FPGA 里生成 TMDS 差分信号，经 HDMI 座送到显示器，图像不经过 PC、不需要驱动。
TMDS 编码在 FPGA 内
编码、并串转换与时序都在 FPGA 里做，板上只负责接口与保护，源码开放好改。
兼容 DVI
走 DVI 时序时，用 HDMI 转 DVI 线接老显示器也能显示。
分辨率可配
640×480、800×600、1024×768、1280×720 都有现成参数，改常量即可。
2×20 直插
插核心板扩展口，摄像头座与 HDMI 座分列板两侧，线不容易打架。
视频链演示
摄像头采集 → 帧缓存 → HDMI 输出，是一条完整的视频通路，适合课程设计与方案验证。
02 技术参数
| 视频输出 | HDMI（兼容 DVI 时序），RGB888 |
|---|---|
| 典型分辨率 | 640×480 / 800×600 / 1024×768 / 1280×720（依例程配置） |
| 编码方式 | TMDS 编码在 FPGA 内完成，配套 Verilog 源码 |
| 摄像头接口 | 1 路 2×9（18 pin） |
| 核心板接口 | 2×20 双排针（40 pin） |
| 供电 | 3.3V（由核心板提供） |
03 接口与原理
04 上板实拍
05 配套资料
TMDS 编码源码
8b/10b 编码、并串转换与时序生成，改分辨率只需换参数。
分辨率参数表
常用分辨率的像素时钟、前后肩与总行数，直接抄进代码。
摄像头采集例程
OV7725 / OV7670 采集 + 帧缓存，输出到 HDMI。
原理图
HDMI 接口与保护电路部分。
关于 1080p：1080p60 的像素时钟约 148.5MHz，对 PLL 与 IO 时序都有要求。用 EP4CE10 这类小容量器件建议先跑 720p，确认链路稳定再往上提。
要做摄像头到 HDMI 的完整方案？
把核心板型号、目标分辨率与帧率告诉我们，编码与缓存部分的例程可以一起调。