让 3.3V 的 FPGA
直接对话 5V 世界

// 采集 Port2 的 8 位 5V 输入
module in8 (
    input  wire       clk,
    input  wire       rst_n,
    input  wire [7:0] din,      // 接 J6-28..21
    output wire       dir2,      // 接 J6-37
    output reg  [7:0] dat
);
    assign dir2 = 1'b0;          // 5V → 3.3V 输入

    reg [1:0] sync;
    always @(posedge clk or negedge rst_n)
        if (!rst_n) begin sync <= 2'b00; dat <= 8'h00; end
        else
        begin
            sync <= {sync[0], din[0]};   // 打两拍同步（示例）
            dat  <= din;
        end
endmodule

5V 输入为高时 FPGA 侧读到的约 3.3V，为低时约 0V。切忌在 DIR2 = 1 时把外部信号强加进来，会造成两侧对顶。按键、拨码等边沿敏感慢速信号建议在 FPGA 内打两拍后再消抖。

// 半双工总线：sel=1 写，sel=0 读
module half_duplex (
    inout  wire [7:0] bus,      // 接 J6-36..29
    output wire       dir1,     // 接 J6-38
    input  wire       sel,
    input  wire [7:0] wdata,
    output reg  [7:0] rdata
);
    assign dir1 = sel;
    assign bus  = sel ? wdata : 8'bz;   // 读周期先释放总线

    always @(*) rdata = bus;
endmodule

切换顺序：FPGA 侧对应引脚先置高阻 → 改变 DIR → 等待 ≥100 ns（远大于 5 ns 传输延迟）→ 再开始新的读写。不推荐用本模块做 I2C：SDA 在一次传输中多次换向，靠 DIR 切换会产生毛刺与总线争用。

# Port1：8 位输出（J6-36 → J6-29）
set_location_assignment PIN_A9  -to dout[0]
set_location_assignment PIN_C8  -to dout[1]
set_location_assignment PIN_A8  -to dout[2]
set_location_assignment PIN_B8  -to dout[3]
set_location_assignment PIN_A7  -to dout[4]
set_location_assignment PIN_B7  -to dout[5]
set_location_assignment PIN_A6  -to dout[6]
set_location_assignment PIN_B6  -to dout[7]

# Port2：8 位输入（J6-28 → J6-21）
set_location_assignment PIN_A5  -to din[0]
set_location_assignment PIN_B5  -to din[1]
set_location_assignment PIN_F8  -to din[2]
set_location_assignment PIN_E6  -to din[3]
set_location_assignment PIN_D11 -to din[4]
set_location_assignment PIN_C11 -to din[5]
set_location_assignment PIN_E10 -to din[6]
set_location_assignment PIN_D9  -to din[7]

# 方向控制
set_location_assignment PIN_A10 -to dir1   # J6-38
set_location_assignment PIN_B9  -to dir2   # J6-37
set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to *

时钟引脚请按所用核心板的晶振实际引脚填写，不同版本核心板不一致。