点击放大
01 慢一点，但看得更细
ADS1256 是 TI 面向精密测量的 24 位 Δ-Σ 型 ADC：片内四阶 Δ-Σ 调制器配可编程数字滤波器，多路复用开关可以按单端或差分接线，输入缓冲和 PGA 都能用软件开关。它跑不快——上限 30 kSPS，但它要解决的是「1 mV 里的那点变化」：称重、热电偶、应变桥、电化学信号，这类场合需要的是分辨率和稳定性，不是采样率。
24 位，最高 30 kSPS
满量程 224 个码，PGA=1 时折算到输入端 1 LSB 约 0.596 µV。采样率越低，数字滤波器可配置的位数越高，手册写明最高可优化到 23 bit 有效分辨率。
8 路单端 / 4 路差分
AIN0–AIN7 八个输入脚，单端时对 AGND 各测一路；差分时两两配对成 4 路，共模电压被抵掉，测桥式传感器和热电偶更省事。通道之间分时切换采样。
PGA 七档：1 到 64
1 / 2 / 4 / 8 / 16 / 32 / 64 倍可编程增益，模块输入范围随之为 5 V ÷ 增益。小信号（比如 10 mV 级的应变片输出）放大后再进 ADC，等于把有效位数用满。
外部 2.5 V 基准 REF3025
不用芯片内部基准，板上单独放了 REF3025 带隙基准。基准稳，读数才稳——这是 24 位系统里最容易被忽略、又最影响长期漂移的一环。
5 V 进，3.3 V 出
整板单 5 V 供电（4.5–5.5 V），板上 LDO 出 3.3 V 给数字侧与基准。电源端子在板右下，也可以直接由 14 针数字口的 5 V 脚取电；整板电流约 15 mA。
端子进线，SPI 出数
模拟量走 3.81 mm 间距的 KF2EDG 插拔端子，螺丝压线不用焊；数字侧 14 针排针出 SCLK / DIN / DOUT / DRDY / CS / RESET，控制电平 3.3 V 与 5 V 系统都认。
02 技术参数
下表逐项对应手册第 3 页的「ADS1256 模块参数」表，未做换算与推断。
| 模块类型 | 模数转换（ADC），8 通道单端 / 4 通道差分，分时采样 |
|---|---|
| ADC 芯片 | ADS1256（TI），24 位 Δ-Σ，内置四阶调制器、可编程数字滤波器、输入缓冲与 PGA |
| 分辨率 / 采样率 | 24 bit / 30 kSPS |
| 非线性度 | ±0.0010%（最大，芯片指标） |
| 输入通道 | 8 路单端（AIN0–AIN7）/ 4 路差分 |
| 输入电压范围 | 0–5 V，随增益收窄：5 V ÷ 放大倍数；差分接线可得 ±5 V 结果 |
| PGA 增益 | 7 档：1、2、4、8、16、32、64 倍 |
| 输入阻抗 | 1 MΩ，前级带 RC 滤波 |
| 基准电压 | 外部 2.5 V，板上 REF3025 带隙基准芯片 |
| 输出数据 | 8 通道串行数据，SPI 接口读出 |
| 供电 | DC 5 V（典型），范围 4.5–5.5 V；板载 3.3 V LDO；整板电流约 15 mA |
| 控制电平 | 3.3 V / 5 V 系统均可 |
| 模拟输入接口 | KF2EDG 插拔端子，3.81 mm 间距 |
| 数字接口 | 2.54 mm 排针，14 针（J6） |
| 模块尺寸 / 重量 | 43 × 40 × 12 mm（长 × 宽 × 高）/ 约 15 g |
配套、机械与资料
| 例程平台 | FPGA（ALTERA / XILINX）、STM32F1 / F4 / H750 |
|---|---|
| 历史参考程序 | 资料包内另附 AVR、MSP430、STC、DSP28335 的采集程序与模块测试程序 |
| 典型应用 | 电力线监控与保护、多相电机控制、仪表与控制、多轴定位、数据采集系统 |
| PCB 外形 | 按随板尺寸图：43.63 × 40.53 mm，安装孔纵向间距 35.63 mm、横向 26.59 mm |
| 引出 IO 焊法 | 不焊接 / 正面焊排针 / 背面焊母排座，出厂按套餐配置 |
03 一路模拟信号进板之后
手册第 4 页的结构图把这块板拆成几段：端子进线 → RC 滤波 → 多路开关选通道 → 输入缓冲与 PGA → Δ-Σ 调制 → 数字滤波 → SPI 读出。基准和电源是两条独立的支撑线，不走信号路径。
← 左右滑动看完整信号链 →
码值与电压怎么换
输出是 24 位二进制补码。PGA=1、单端对 AGND 接线时，0–5 V 对应 0x000000–0x7FFFFF，差分接线则可读出 ±5 V 的双极性结果。折算到输入端 1 LSB ≈ 0.596 µV。
| 输入电压 | 24 位码值 | 读数 | 说明 |
|---|---|---|---|
| −5.00 V | 0x800000 | −5000.000 mV | 差分负满量程 |
| −2.50 V | 0xC00000 | −2500.000 mV | 差分 1/4 量程 |
| 0.00 V | 0x000000 | 0.000 mV | 零点 |
| +2.50 V | 0x400000 | +2500.000 mV | 单端 1/2 量程 |
| +5.00 V | 0x7FFFFF | +5000.000 mV | 单端正满量程，再高即饱和 |
04 三个接口：J3 进信号、J4 进电、J6 出数
板上的接口都在手册里给了定义，一共三处：左边模拟量、右下电源、右边数字口。接错概率最高的是电源和地——J4 左边是 VCC、右边是 DGND，反接直接不工作。
J3 / J4：模拟输入与电源
| J3 端子定义 | 靠板边框一端起依次为 AIN0、AIN1、AIN2、AIN3、AIN4、AIN5、AIN6、AIN7；端子两侧为 AGND（模拟地） |
|---|---|
| J3 接线方式 | KF2EDG 插拔端子，3.81 mm 间距，螺丝压线；配套插头可整体拔下，换线不用拆板 |
| J4 电源定义 | VCC 在左（4.5 / 5.0 / 5.5 V 最小/典型/最大），DGND 在右（0 V） |
| 地线要求 | 模拟地 AGND 与数字地 DGND 在板上分开走，接线时不要把两个地混接在一起（手册第 6 页原文强调） |
J6：14 针数字口
| 引脚 | 方向 | 说明 |
|---|---|---|
| 5V | 输出 | 可给外部 MCU 供电；手册注明该脚供电电压为 3.3 V，接线前建议实测确认 |
| SCLK | 输入 | SPI 通讯时钟 |
| DIN | 输入 | SPI 数据输入（主机 → 模块） |
| DOUT | 输出 | SPI 数据输出（模块 → 主机） |
| DRDY | 输出 | 转换完成信号，数据就绪时给出，低电平有效 |
| CS | 输入 | 片选，低电平有效 |
| RESET | 输入 | 复位，低电平有效 |
| /SYNC | 输入 | 同步 / POWER DOWN。默认接 3.3 V；板上 R2 贴上后才由程序控制该脚（即 J6 第 3 脚，默认 NC） |
| D0–D3 | 双向 | 4 路通用数字 I/O，D0 可配置为时钟输出；不用时悬空即可 |
| GND | — | 数字地 |
← 左右滑动看完整接线 →
05 上电前先看这几条
手册第 2 页开篇就有一句警告：接触采集卡前先释放身上的静电。24 位系统对电源、地线和静电都很敏感，下面几条照做能省掉大半返工。
防静电再上手
拿板前摸一下接地金属放掉静电。芯片输入级很脆，秋冬干燥季节尤甚；插拔排针时先断电。
5 V 别超 5.5 V
J4 的 VCC 允许 4.5–5.5 V，超压会烧 LDO 与芯片。用线性稳压电源，开关电源的纹波会直接进到 24 位数据里。
AGND 与 DGND 分开
手册专门用红字强调：模拟地与数字地在接线过程中不要混接在一起。板上已经做了分割，用户侧也照这个原则走线。
控制电平 3.3 / 5 V 都行
SCLK、DIN、CS、RESET 等控制脚兼容 3.3 V 与 5 V 逻辑，接 FPGA 的 3.3 V bank 或 5 V 单片机都可以，不必加电平转换。
先测基准，再看信号
第一次上电别急着接传感器：把板上的 2.5 V 基准接到某个通道，读出来应接近 2500.000 mV。这一步过了，说明供电、基准、SPI 都通了。
单端还是差分，先定下来
单端 8 路、差分 4 路，靠寄存器切换。差分能压共模、抗干扰更好，但接线是两两配对，且 AIN1 相对 AIN0 为正时读数为负。
06 实测：基准读数与 0 / 5 V 输入
手册第 9、10 页给了两组实测记录，都是 PC 串口调试助手（XCOM）直接看数：串口 115200、8 位数据、无校验。第一组把 2.5 V 基准接到输入，第二组给通道输入 0 V 与 5 V。
第一组：采 2.5 V 基准
| 通道 | 读数 | 说明 |
|---|---|---|
| CH0 | 2500.001 mV | 八路读数集中在 2500.000 mV 上下 |
| CH1 | 2499.994 mV | 偏差 < 0.01 mV |
| CH2 | 2500.000 mV | — |
| CH3 | 2500.000 mV | — |
| CH4 | 2499.991 mV | — |
| CH5 | 2499.994 mV | — |
| CH6 | 2499.996 mV | — |
| CH7 | 2500.004 mV | 末位抖动属正常噪声 |
八路全部落在 2500.000 mV ± 0.01 mV。这一组数据的意义在于：基准电压准、通道之间一致性好，剩下的误差才轮得到传感器和前级电路。
第二组：通道输入 0 V 与 5 V
| 输入 | 实测读数 | 说明 |
|---|---|---|
| 0 V | 约 −0.145 mV | 零点偏移在几十微伏量级，属正常 |
| +5 V | 4999.840 – 5000.000 mV | 不同通道略有差异，接近满量程 |
| 差分（AIN0 = 0 V、AIN1 = 5 V） | 约 −4999.9 mV | 手册示例：AIN1 相对 AIN0 为正，读数为负 |
07 三个版本、配套与选型
同一个 ADS1256 采集核心，做成三种板：纯 AD 的蓝板（本页主体，43 × 40 mm）、加一路 10 位 DA 的黑板、加一路 8 位高速 DA 并带 SMA 输出的黑板。淘宝链接是合并的商品，下单时按需选版本。
| 版本 | 板上 DA | 输出 | 外形 |
|---|---|---|---|
| 单 ADS1256（本页） | 无 | 仅 AD 采集，8 单端 / 4 差分 | 43 × 40 mm，蓝板，DS VER2.0 |
| ADS1256 + TLC5615 | TLC5615，10 bit 串行 DA | 单路 0–5 V 模拟输出 | 50 × 57 mm，黑板，VER1.0 |
| ADS1256 + AD9708 | AD9708，8 bit 高速 DA | 高速模拟输出，SMA 座引出 | 黑板，VER1.2B |
原理图与器件管脚对应表
PROTEL 原理图，另附 V1.0 / V2.0 / TLC5615 三个版本的器件与管脚对应表，换元件时对照查。
采集例程
FPGA（ALTERA / XILINX）与 STM32F1 / F4 / H750 为主；资料包内另有 AVR、MSP430、STC、DSP28335 参考程序与模块测试程序。
芯片资料
ADS1256 英文手册与中文解释、REF3025 基准手册，以及多篇高精度采集应用笔记。
同门怎么选
| 型号 | 关键指标 | 适合场景 |
|---|---|---|
| ADS1256（本页） | 8 单端 / 4 差分 · 24 bit · 30 kSPS · PGA 1–64 | 直流与低频高精度测量：称重、热电偶、应变、电化学、仪表 |
| AD7606 | 8 通道同步 · 16 bit · 200 kSPS | 多路工频信号、电力监测，要同步采样但不需要 24 位 |
| AD9238 | 双通道 · 12 bit · 65 MSPS | 中速双路采集、需要较宽模拟带宽的场合 |
| AD9481 | 单通道 · 8 bit · 250 MSPS | 高频信号、数字示波器前端，追求采样率 |
一句话：要分辨率选 ADS1256，要同步多路选 AD7606，要速度往上走选 AD9238 / AD9481。三者都可以插同一块 FPGA 核心板，接口和例程各自独立。
不确定选单 AD 还是 AD+DA 组合？
把测量对象、信号幅度、通道数和主控平台发给我们，按你的接线配好版本、焊法与例程再发。