高速AD/DA模块 VER2.0

零售价(180元)

FPGA核心板配板价格(120元)

一、 产品图片

二、 产品可以配合的核心板列表

感谢您选购由武汉华升泰克电子技术有限公司推出的高速AD/DA模块,此模块需要与其他开发板配合使用,支持FPGA开发板列表如下

SOPC核心板

CYCLONE NIOS-II开发板 VER3.0

CYCLONE NIOS-II开发板VER4.0

HS2C35 V5.2

CYCLONEII EP2C8开发板 VER3.0

CYCLONE IV EP4CE30

CYCLONEIII EP3C25开发板 VER2.0

XILINX XC2S200FPGA嵌入式系统开发板(20万门)

CYCLONE IV EP4CE30 NIOS2 SOPC开发板

ALTERA FPGA/CPLD核心板

ALTERA EPF1K30/50开发试验板

EP1K100B+评估板

ALTERA EPM570 超值PLD学习套件

ALTERA EPM7128 A+开发试验板(超值PLD学习套件)

1K10/30/50/开发实验板

ALTERA EPF10K10 V2.0开发试验板

XILINX FPGA/CPLD核心板

XC2S50 V2.0 超值FPGA学习套件  

XLINX XC95144开发试验板

XILINX XC2S50/E开发试验板

XC2S50 V2.0 超值FPGA学习套件

XC2S100E 超值FPGA学习套件

XC3S400  V1.2 嵌入式开发板  

LATTICE FPGA/CPLD核心板

LATTICE ISP2128 开发试验板

LATTICE ISPMACH LC4064V开发试验板

DSP开板

DSP2812+FPGA开发板

 

后续支持硬件将通过武汉华升泰克电子技术有限公司更新。

三、 硬件结构

 

四、 数模转换(DA)电路

如硬件结构图所示,DA电路由高速DA芯片、7阶巴特沃斯低通滤波器、幅度调节电路和信号输出接口组成。

我们使用的高速DA芯片是AD公司推出的AD9708AD97088位,125MSPSDA转换芯片,内置1.2V参考电压,差分电流输出。芯片内部结构图如下图所示

 

AD9708芯片差分输出以后,为了防止噪声干扰,电路中接入了7阶巴特沃斯低通滤波器,带宽为40MHz,频率响应如下图所示

 

 

滤波器参数如下图所示

 

 滤波器之后,我们使用了2片高性能145MHz带宽的运放AD8056,实现差分变单端,以及幅度调节等功能,使整个电路性能得到了最大限度的提升。幅度调节,使用的是5K的电位器,最终的输出范围是-5V~5V10Vpp)。

 注:由于电路器的精度不是很精确,最终的输出有一定误差,有可能波形幅度不能达到10Vpp,也有可能出现波形削顶等问题,这些都属正常情况。

五、 波形展示

注:由于幅频特性的影响,随着频率的增加,波形的幅度会不断减小。

六、 模数转换(AD)电路

如硬件结构图中所示,AD电路由高速AD芯片、衰减电路和信号输入接口组成。

我们使用的高速AD芯片是由AD公司推出的8位,最大采样率32MSPSAD9280芯片。内部结构图如下图所示

根据下图的配置,我们将AD电压输入范围设置为:0V~2V

在信号进入AD芯片之前,我们用一片AD8056芯片构建了衰减电路,接口的输入范围是-5V~+5V(10Vpp)。衰减以后,输入范围满足AD芯片的输入范围(0~2V)。

七、 SignalTap II波形

下图波形为利用Quartus II里面的工具SignalTap II采集的数据波形。

 

高速AD/DA实时采集回放实验(DA发生输出正弦波,AD实时采集)

实验视频地址:http://v.youku.com/v_show/id_XNDU5NTc4NjAw.html

 

八、与我们常用核心板连接方法

1.FPGA核心板EP2C35连接图:

扩展板要连接到FPGA2C35J6位置,注意不要差错和插反方向。

 

 


 

2:EP4CE30 VER2.0与ADDA VER2.0连接图

3.DSP2812+FPGA连接图:

扩展板通过我们的给的30PIN的软排线要连接到DSP2812+FPGAJ31位置,注意不要差错和插反方向。